一般来说，在DDR硬件电路设计过程中，DDR电源设计中存在不合理的部分。
下面简要介绍一下DDR电源：DDR电源可以分为三类：（1）主电源VDD和VDDQ main电源要求是VDDQ = VDD，VDDQ是IO缓冲器的电源，而VDD是但通常使用时，VDDQ和VDD合并为一个电源。
一些芯片还具有VDDL，该VDDL为DLL供电，并且可以使用与VDD相同的电源。
在设计电源时，必须考虑电压和电流是否满足要求，电源的上电顺序，电源的上电时间以及单调性。
电源电压要求通常在±5％以内。
需要根据使用的不同芯片和芯片数量来计算电流。
由于DDR的电流通常比较大，因此在PCB设计期间如果在引脚上放置完整的电源平面，并且在电源入口处增加电容器的能量存储，并在每个引脚上增加一个电容，则这是最理想的状态。
用一个10nF〜100nF的小电容进行滤波。
（2）基准电源VrefVref是基准电压，要求其准确且恒定，并且用作判断信号的高电平和低电平的基础。
所有DDR信号实际上都是相对于Vref的差分信号，因此它们也是差分信号。
有关更多详细信息，请参阅``高速电路设计实践''中有关DDR的章节。
要求参考电源Vref跟随VDDQ，并且Vref = VDDQ / 2，因此它可以由电源芯片提供，也可以由电阻分压器获得。
由于Vref电流通常很小，约为几mA到几十mA，因此电阻分压器方法节省了成本，并且布局更灵活。
它靠近Vref引脚放置，并紧随其后。
VDDQ电压，因此建议使用此方法。
需要注意的是，用于分压器的电阻可以为100〜10K，需要精度为1％的电阻。
Vref参考电压的每个引脚都需要添加一个10nF的电容器进行滤波，最好将一个电容器与每个分压电阻并联。
Vref分为Vrefca和Vrefdq：Vrefca电源用于控制，命令和地址的参考电压：必须始终保持Vrefca（包括自刷新），以使设备正常工作Vrefdq电源数据的参考电压：Vrefdq必须始终保持次（不包括自刷新），以确保设备正常运行。
以下是FSL i.MX6设计的屏幕截图：从V REF到其他走线的间距至少保持20-25 mil；如有可能，将VREF与相邻的接地走线隔离。
（nxp-fsl设计指南）（3）VTT（跟踪终端电压）VTT用于匹配，用于上拉和下拉电阻器的电源，具有大电流，大波动和大噪声。
VTT是由匹配电阻VTT = VDDQ / 2上拉的电源。
在DDR设计中，取决于拓扑，某些设计不使用VTT，例如当控制器具有较少的DDR设备时。
如果使用VTT，则VTT的电流要求相对较大，因此必须使用铜布线。
VTT要求电源可以提供电流和灌电流（灌电流）。
在正常情况下，您可以使用专门为DDR设计的电源芯片来生成满足要求的VTT（我在使用过程中使用了简单的线性稳压器，但没有发现问题，仍然不建议使用此方法！）。
此外，通常在靠近VTT的每个电阻旁边放置一个10nF〜100nF的电容器，并且需要一个大的uF电容器来存储整个VTT电路上的能量。
通常，DDR数据线具有一驱动器一的拓扑结构，并且DDR2和DDR3都具有用于匹配的ODT，因此无需拉动VTT进行匹配即可获得更好的信号质量。
但是，如果地址和控制信号线是多负载的，将有多个驱动器，并且内部没有ODT，并且其拓扑结构是T点结构，因此通常需要使用VTT来提高信号质量匹配控件。
